之光半導體陳昇祐博士受邀 TOSIA 演講 矽光子技術將重構AI產業生態系

之光半導體創辦人暨技術長陳昇祐博士，受邀TOSIA光通訊與矽光子 SIG 研討會演講。 之光半導體／提供

隨着人工智慧（AI）全面邁入大算力時代，全球資料中心在頻寬、功耗與互連能力上正面臨快速累積的挑戰。之光半導體（Latitude Design Systems）創辦人暨技術長陳昇祐博士，昨（24）日受邀於臺灣光電暨化合物半導體產業協會（TOSIA）主辦的「光通訊與矽光子 SIG 12 月實體會議」發表演講，以「AI 浪潮下矽光子技術突破與產業生態重構分析」爲題，解析矽光子如何成爲支撐下一代 AI 基礎設施的關鍵技術，並指出產業鏈即將面臨的轉型與重構。

■算力浪潮下的技術突破：從光模組走向 CPO

陳昇祐博士指出，資料中心單一機架的功耗已從 70～90 kW 躍升至 120～140 kW，甚至未來 NVL576 機架更達 600 kW 等級。在如此高密度、高功耗的架構下，傳統以銅線與 SerDes 爲主的電氣互連已難以負荷，訊號在 PCB 上的損耗呈指數級惡化，成爲整體系統擴展的最大瓶頸。

他提到，隨着系統規模持續擴大，限制效能的往往不是晶片本身，而是晶片之間的連結方式。這也使光電共封裝（Co-Packaged Optics, CPO）在新一代資料中心設計中愈顯重要。

在演講中，他以具體數據說明 CPO 的優勢。傳統 1.6T 可插拔光模組的功耗約 30W，而 CPO 可降至 9W；以整機架計算，光互連成本可從 400 萬美元大幅降低至 40 萬美元，傳輸效率也從 20 pJ/bit 下降至 5–6 pJ/bit。透過將光引擎直接整合至交換器或 GPU ASIC，並移除高功耗 DSP，CPO 不僅縮短電氣走線，也大幅降低延遲，成爲 AI 超大規模訓練系統的必然方向。

■技術核心：製程控制、封裝整合與光學 I/O 的全面協奏

陳昇祐博士並指出，矽光子平臺之所以能真正走向量產，關鍵在於製程控制的突破。以 300mm CMOS 製程爲基礎的矽光子技術，如今已能達到 次奈米級（sub-nm）波導線寬控制，使大規模積體光路具備高度一致性，這是 CPO 能商用化的基礎。

陳昇祐博士也強調，CPO 的挑戰遠超過光子元件本身。光學 I/O 的精準對位、微透鏡與反射鏡的光路設計、Grating Coupler 的效率優化、SoIC-X 與 CoWoS 等先進封裝的熱與機械整合、高功率雷射的可靠度，以及製程變異與熱調諧策略，都是 CPO 成功的關鍵。他並總結的表示，CPO 的成功不是單一技術的突破，而是製程、封裝、光學與設計工具的全面協奏。

■產業生態重構：設計自動化成爲下一個競爭焦點

矽光子技術的崛起，使產業鏈從「光通訊」與「半導體」兩個世界正式走向融合。陳昇祐博士指出，未來的價值將從硬體制造延伸到設計與驗證，尤其是光電協同設計（EPDA）、異質整合封裝（2.5D/3D）、系統級協同設計，以及製程變異與熱效應的模型化與自動化補償。

爲協助產業應對此挑戰，之光半導體推出 PIC Studio 光電整合設計平臺，整合系統模擬、製程變異與熱調諧模型、光學 I/O建模能力，並能與先進封裝流程協同設計，協助客戶在 CPO 時代縮短開發週期，確保設計與製造的精準銜接。

■產業高度關注，現場交流熱烈

此次會議吸引衆多國內光電技術專家、半導體業者與系統廠參與。陳昇祐博士的分享，不僅展示矽光子技術的最新突破，更爲產業在 AI 時代的佈局提供具體方向，獲得與會者高度肯定。同時，之光半導體也透過理論與實務訓練，以及 EPDA 解決方案，持續賦能產業上下游，協助更多企業順利進入矽光子與 CPO 生態圈。